ARQUITECTURA DE LAS COMPUTADORAS
|
|
|
- Sofia Bustos Morales
- hace 6 años
- Vistas:
Transcripción
1 ARQUITECTURA DE LAS COMPUTADORAS PROGRAMAS UTILIZANDO EL MICROPROCESADOR 8085 (2007) DETERMINAR PASO A PASO EL RESULTADO DE LA CORRIDA DE LOS SIGUIENTES PROGRAMAS 1) MEMORIA CONTENIDO MNEMONICO A F D010 3F CMC B C D011 A6 ANA M D 00 8E E D012 C3 JMP addr H D0 10 L D PC D0 11 D014 D0 D0 SP F0 A0 D015 8E ADC M D016 AB XRA r D017 EA JPE D D019 D0 D0 D01A 16 MVI r, data D01B D01C 22 SHLD D01D D01E E0 E0 D01F 76 HLT E E M. D011: ANA M (reg. ind., #1) (A) = (A). ((H) (L)) (A)= (A). (D010) = 66. 3F = 26 (F)= = 02 (PC)= D012 M. D012: JMP addr (inm., #3) (PC)= D016 M. D016: XRA r (reg., #1) (A)= (A) (r) (A)= (A) (E) = 26 8E = A8 SSS = E (F)= = 82 (PC)= D017 M. D017: JPE (inm., #3) P= 1? NO Î NO SALTA (PC)= D01A M. D01A: MVI r (inm., #2) (r)= (byte 2) (D)= 24 DDD = D (PC)= D01C M. D01C: SHLD addr (directo, #3) ((byte 3) (byte 2)) (L) ((byte 3) (byte 2) + 1) (H) (E000) (L) = 10 (E001) (H) = D0 (PC) = D01F MEM D01F: HLT (#1) stop (PC)= D020 ARQUITECTURA DE LAS COMPUTADORAS * PROGRAMAS CON MICROPROCESADOR 8085 PAG. 1
2 FINALMENTE: A A8 82 F B C D 24 8E E H D0 10 L PC D0 20 SP F0 A0 (E000) 1 0 (E001) D 0 2) MEMORIA CONTENIDO MNEMÓNICO D MOV r 1, r 2 (A)= E7 (F)= SUB M (B)= 5D (C)= STAX B (D)= 00 (E)= C2 JNZ (H)= 5D (L)= F (PC)= (SP)= FF HLT DF1 2C 2C M. 3000: MOV r 1, r (reg., #1) 2 (r ) 1 (r ) SSS= L (C)= F1 = (L) DDDSSS DDD= C (PC)= 3001 M. 3001: SUB M (reg. ind., #1) (A)= (A) - ((H)(L)) (A)= E7 - (5DF1) = E7-2C = BB 2C= C 2 = (F)= = 87 + E7= (PC)= M. 3002: STAX B (reg. ind., #1) ((rp)) (A) ((B)(C))= (A) Î (5DF1)= BB (PC)= 3003 M. 3003: JNZ (inm., #3) Z=0? SIÎ SALTA (PC)= 3001 M. 3001: SUB M (reg. Ind., #1) (A)= BB - BB = (F)= = (PC)= M. 3002: STAXB (reg. Ind., #1) ((B)(C)) = (A) Î (5DF1)= 00 (PC)= 3003 M. 3003: JNZ Z=0? NOÎ NO SALTA (PC)= 3006 M. 3006: HLT (#1) stop (PC)= 3007 FINALMENTE: (A)= 00 (F)= 57 (B)= 5D (C)= F1 (D)= 00 (E)= 00 (H)= 5D (L)= F1 (PC)= 3007 (SP)= FF10 ARQUITECTURA DE LAS COMPUTADORAS * PROGRAMAS CON MICROPROCESADOR 8085 PAG. 2
3 3) MEMORIA CONTENIDO MNEMONICO A B5 83 F 18F4 A9 A9 B C D 18 F4 E INX SP H L 1901 A1 ANA r PC F2 JP addr SP F0 A F CMC STAX D C INR r DCR r HLT MEM 1900: INX SP (registro, #1) (rh)(rl) (rh)(rl) + 1 (SP) (SP) + 1 Î (SP) = F0A1 (PC) = 1901 MEM 1901: ANA r (registro, #1) (A) (A). (r) (A) (A). (C) SSS = C (A) B (A) = 31 x (F) = = (PC) = 1902 MEM 1902: JP addr (inmediato, #3) S = 0? SI Î SALTA (PC) = 1906 MEM 1906: STAX D (reg. Indirecto, #1) ((rp)) (A) ( (D) (E) ) (A) Î (18F4) 31 (PC) = 1907 MEM 1907: INR r (registro, #1) (r) (r) + 1 (E) (E) + 1 = F4 + 1 = F5 1C = (F) = = 86 DDD = E (PC) = 1908 MEM 1908: DCR r (registro, #1) (r) (r) = (D) (D) - 1 = 18-1 = 18 + FF DDD = D (D) = (F) = = (PC) = MEM 1909: HLT (#1) stop (PC) = 190A FINALMENTE: A F B C D 17 F5 E H L PC 19 0A SP F0 A1 (18F4) 3 1 ARQUITECTURA DE LAS COMPUTADORAS * PROGRAMAS CON MICROPROCESADOR 8085 PAG. 3
4 4) MEMORIA CONTENIDO MNEMONICO A FA 86 F 1000 A3 ANA r B C 1001 C6 ADI data D 0A 00 E F 0F H 95 1F L 1003 B6 ORA M PC STA addr SP F 1F NOP B DCX D HLT F F0 F0 MEM 1000: ANA r (registro, #1) (A) (A). (r) (A) (A). (E) = FA. 00 Î (A) = 00 SSS = E (F) = 46 (PC) = 1001 MEM 1001: ADI data (inmediato, #2) (A) (A) + (byte 2) (A) = F = 0F (F) = 06 (PC) = 1003 MEM 1003: ORA M (reg. Ind.,#1) (A) (A) + ( (H) (L) ) (A) 0F + F0 = FF (F) = 86 (PC) = 1004 MEM 1004: STA addr (directo, #3) ( (byte 3) (byte 2) ) (A) (951F) (A) Î (951F) = FF (PC) = 1007 MEM 1007: NOP (#1) pausa (PC) = 1008 MEM 1008: DCX D (registro, #1) (rh) (rl) (rh) (rl) - 1 (D) (E) (D) (E) -1 = 0A00-1 = 0A00 + FFFF = 09FF (D) = 09 (E) = FF (PC) = 1009 MEM 1009: HLT (#1) stop (PC) = 100A FINALMENTE: A FF 86 F B C D 09 FF E H 95 1F L PC 10 0A SP (951F) F F ARQUITECTURA DE LAS COMPUTADORAS * PROGRAMAS CON MICROPROCESADOR 8085 PAG. 4
5 5) MEMORIA CONTENIDO MNEMONICO A FF 86 F D HLT B C D INX D D D0 09 E D002 CA JZ addr H D0 0A L D003 0B PC D0 01 D004 D0 D005 1A LDAX D D SUB M D007 C3 JMP addr D D009 D0 D00A 15 DCR r D00B AA XRA r D00C 76 HLT D00D A7 ANA r MEM D001: INX D (registro, #1) (rh) (rl) (rh) (rl) + 1 (D) (E) (D) (E) + 1 D = D00A ==> (D) = D0, (E) = 0A (PC) = D002 MEM D002: JZ addr (inmediato, #3) Z= 1? NO ==> NO SALTA (PC) = D005 MEM D005: LDAX D (registro indirecto, #1) (A) ( (rp) ) (A) ( (D) (E) ) Î (A) (D00A) (A) = 15 (PC) = D006 MEM D006: SUB M (reg. Ind., #1) (A) (A) - ( (H) (L) ) (A) (A) - (D00A) (A) = = (F) = (PC) = D MEM D007: JMP addr (inmediato, #3) (PC) (byte 3)(byte2) (PC) = D001 MEM D001: INX D (D)(E) D00A + 1 = D00B Î (D) = D0, (E) = 0B (PC) = D002 MEM D002: JZ addr Z = 1? SI Î SALTA (PC) = D00B MEM D00B: XRA r (registro, #1) (A) (A) (r) AA = (A) (A) (D) SSS = D (A) = 00 D0 = D (F)= (PC) = D00C MEM D00C: HLT (PC) = D00D stop FINALMENTE: (A) = D0 (F) = 82 (B) = 04 (C) = 03 (D) = D0 (E) = 0B (H) = D0 (L) = 0A (PC) = D00D ARQUITECTURA DE LAS COMPUTADORAS * PROGRAMAS CON MICROPROCESADOR 8085 PAG. 5
6 6) (EST. INICIAL) MEMORIA CONTENIDO MNEMONICO A F LXI D B C D A0 03 E 6002 A0 H A0 04 L A LDAX D PC EB XCHG 6005 AE XRA M F CMA 6007 FA JM A B6 ORA M 600B 76 HLT 600C A7 ANA r A000 AA A A A A A MEM 6000: LXI D (inmediato, #3) (rh) (byte 3), (rl) (byte 2) (D) A0, (E) 00 (PC) = 6003 MEM 6003: LDAX D (reg. Indirecto, #1) (A) ( (rp) ) (A) ( (D) (E) ) Î (A) (A000) (A) = AA (PC) = 6004 MEM 6004: XCHG (reg., #1) (H) Ù (D), (L) Ù (E) (H) = A0, (D) = A0, (L) = 00, (E) = 04 (PC) = 6005 MEM 6005: XRA M (reg. Ind., #1) (A) (A) ( (H) (L) ) (A) (A) (A000) = AA AA (A) = (F)= (PC) = 6006 MEM 6006: CMA (#1) (A) (A ) (A) = FF (PC) = 6007 MEM 6007: JM addr (inmediato, #3) S = 1? NO Î NO SALTA (PC) = 600A MEM 600A: ORA M (reg. Ind., #1) (A) (A) + ( (H) (L) ) (A) (A) + (A000) = FF + AA (A) = FF or (F) = ARQUITECTURA DE LAS COMPUTADORAS * PROGRAMAS CON MICROPROCESADOR 8085 PAG. 6
7 (PC) = 600B MEM 600B: HLT (#1) stop (PC) = 600C FINALMENTE: (A) = FF (F) = 86 (B) = 11 (C) = 07 (D) = A0 (E) = 04 (H) = A0 (L) = 00 (PC) = 600C 7) MEMORIA CONTENIDO MNEMONICO A F 3000 CE ACI data B C D E 3002 A7 ANA r H 00 FF L C INR r PC F2 JP SP FB HLT MEM 3000: ACI data (inmediato, #2) (A) (A) + (byte 2) + (Cy) (A) = 25 (F) = 02 (PC) = 3002 MEM 3002: ANA r (registro, #1) (A) (A). (r) (A) (A). (A) A7 = (A) = = 25 SSS = A (F) = 02 (PC) = 3003 MEM 3003: INR r (registro, #1) (r) (r) + 1 (A) (A) + 1 3C = (A) = 26 DDD=A (F) = 02 (PC) = 3004 MEM 3004: JP (inmediato, #3) S = 0? SI Î SALTA (PC) = 3003 MEM 3003: INR r (A) = = 27 (E) = 06 (PC) = 3004 MEM 3004: JP S = 0? SI Î SALTA Î (PC) = 3003 MEM 3003:. MEM 3004: NOTA: SISTEMA EN LOOP hasta que S sea igual a 1. Esto ocurrirá cuando: (A) = 80 (F) = 92 (PC) = 3004 MEM 3004: JP S = 0? NO Î NO SALTA (PC) = 3007 MEM 3007: HLT (#1) stop (PC) = 3008 ARQUITECTURA DE LAS COMPUTADORAS * PROGRAMAS CON MICROPROCESADOR 8085 PAG. 7
8 FINALMENTE: A F B C D E H 00 FF L PC SP FB 00 8) MEMORIA CONTENIDO MNEMONICO A F A0FA 50 B 05 0B C A0FB D9 D E H A0 FA L B000 3A LDA addr PC B0 00 B001 FB SP FD 01 B002 A0 B003 2F CMA B004 B6 ORA M B STA addr B006 FE B007 DD B008 C3 JMP addr B009 FE B00A DD DDFE 99 MEM B000: LDA addr (directo, #3) (A) ( (byte 3) (byte 2) ) (A) (A0FB) = D9 (PC) = B003 MEM B003: CMA (#1) (A) (A ) (A) [D9] = 26 (PC) = B004 MEM B004: ORA M (reg. Indirecto, #1) (A) (A) + ( (H) (L) ) (A) (A) or (A0FA) = = (F) = (PC) = B MEM B005: STA addr (directo, #3) ( (byte 3) (byte 2) ) (A) (DDFE) (A) Î (DDFE) = 76 (PC) = B008 MEM B008: JMP addr (inmediato, #3) (PC) (byte 3) (byte 2) (PC) = DDFE MEM DDFE: Como (DDFE) = 76 y éste es el código del mnemónico HLT, la máquina se detiene. (PC) = DDFF ARQUITECTURA DE LAS COMPUTADORAS * PROGRAMAS CON MICROPROCESADOR 8085 PAG. 8
9 FINALMENTE: A F B 05 0B C D E H A0 FA L PC DD FF SP FD 01 (DDFE) 7 6 9) MEMORIA CONTENIDO MNEMONICO A 1E 06 F LXI SP, data 16 B 00 D3 C D E 4106 FF FF H 00 0A L DAD SP PC INX SP SP F F9 SPHL 410A 3B DCX SP 410B E3 XTHL 410C 76 HLT FF0D FF0E C3 C3 MEM 4104: LXI SP data 16 (inmediato, #3) (rh) (byte 3), (rl) (byte 2) (SP) = FF04 (PC) = 4107 MEM 4107: DAD SP (registro; #1) (H)(L) (H)(L) + (rh)(rl) (H)(L) (H)(L) + (SP) (H)(L) = 000A + FF04 = FF0E Î (H) = FF, (L) = 0E (F) = 06 (PC) = 4108 MEM 4108: INX SP (registro, #1) (rh)(rl) (rh)(rl) + 1 (SP) (SP) + 1 = FF = FF05 (PC) = 4109 MEM 4109: SPHL (reg., #1) (SP) (H)(L) (SP) = FF0E (PC) = 410A MEM 410A: DCX SP (reg., #1) (rh)(rl) (rh)(rl) - 1 (SP) (SP) - 1 = FF0E - 1 = FF0D (PC) = 410B MEM 410B: XTHL (reg. Indirecto, #1) (L) Ù ((SP)) (H) Ù ((SP) + 1) (L) Ù (FF0D) (H) Ù (FF0E) (L) = 47 (H) = C3 (FF0D) = 0E (FF0E) = FF (PC) = 410C ARQUITECTURA DE LAS COMPUTADORAS * PROGRAMAS CON MICROPROCESADOR 8085 PAG. 9
10 MEM 410C: HLT (#1) (PC) = 410D FINALMENTE: stop A 1E 06 F B 00 D3 C D E H C3 47 L PC 41 0D SP FF 0D (FF0D) 0 E (FF0E) F F 10) MEMORIA CONTENIDO MNEMÓNICO E MVI r,data (A)= 00 (F)= (B)= 00 (C)= F6 ORI, data (D)= 00 (E)= E 2E (H)= 60 (L)= 0E 6004 EA JPE, addr (PC)= (SP )= F10A AE XRA M STC STA addr 600A B C 11 LXI D, data D E F 76 HLT MEM 6000: MVI r, data (inm., #2) (r) (byte 2) Î (A)= 74 DDD = A (PC)= 6002 MEM 6002: ORI data (inm., # 2) (A) (A) + (byte 2) (A) 74 +2E (A)= 7E (F)= = (PC)= 6004 MEM 6004: JPE addr (inm., #3) P= 1? Si Î SALTA (PC)= 6009 MEM 6009: STA addr (directo, #3) ((byte 3) (byte 2)) (A) (6001) = 7E (PC)= 600C MEM 600C: LXI D, data 16 (inmediato, #3) (rh) (byte 3), (rl) (byte 2) (D) (byte 3) Î (D) = 20 (E) (byte 2) Î (E) = 33 (PC) = 600F ARQUITECTURA DE LAS COMPUTADORAS * PROGRAMAS CON MICROPROCESADOR 8085 PAG. 10
11 MEM 600F: HLT (#1) (PC)= 6010 FINALMENTE: stop A 7E 06 F B C D E H 60 0E L PC SP F1 0A (6001) 7 E 11) MEMORIA CONTENIDO MNEMONICO A 0C 17 F 6F00 D6 SUI data B C 6F D C1 AB E 6F02 F2 JP addr H D3 2A L 6F PC 6F 00 6F04 6F 6F SP EF 00 6F05 3F CMC 6F06 76 HLT Mem. 6F00: SUI data (inm., #2) (A) (A) (b2) (A) Í 0C 08 = (F) = = (PC) = 6F02 1 / Mem. 6F02: JP (inm., #3) S = 0? Î SI Î SALTA (PC) Í (b 3) (b 2) (PC) = 6F00 Mem. 6F00: SUI (A) Í = FC (F) = = (PC) = 6F Mem. 6F02: JP S= 0? Î NO Î NO SALTA (PC) = 6F05 Mem. 6F05: CMC (Cy) Í ( Cy ) (F) = 87 (PC) = 6F06 Mem. 6F06: (PC) = 6F07 HLT ARQUITECTURA DE LAS COMPUTADORAS * PROGRAMAS CON MICROPROCESADOR 8085 PAG. 11
12 FINALMENTE: A FC 87 F B C D C1 AB E H D3 2A L PC 6F 07 SP EF 00 12) MEMORIA CONTENIDO MNEMONICO A F 7008 EA JPE B C C D 00 0E E 700A 70 H L 700B 2F CMA PC C 0F RRC SP F D C3 JMP 700E F Mem. 7008: JPE (inm.,#3) F= = 03 P = 1? Î NO Î NO SALTA P (PC) = 700B Mem. 700B: CMA (#1) (A) = 17 = (A ) = = E8 Î (A) = E8 (PC) = 700C Mem. 700C: RRC (#1) (A n ) (A n+1 ) (A 7 ) (A 0 ) (C y ) (A 0 ) (A) = E8 = Î (A) = = 74 ; (C y ) = 0 Î (F) = 02 (PC) = 700D Mem. 700D: JMP (inm., #3) (PC) (byte 3)(byte 2) (PC) = 7025 Mem. 7025: 76 A+/7Î STOP (PC) = 7026 FINALMENTE: A F B C D 00 0E E H L PC SP F0 01 ARQUITECTURA DE LAS COMPUTADORAS * PROGRAMAS CON MICROPROCESADOR 8085 PAG. 12
13 13) MEMORIA CONTENIDO MNEMONICO A F 8FFF EB XCHG B 2D E1 C F CMC D E E SBB M H L 9002 DA JC PC SP EF F CMC RAL SUB r Mem. 9000: CMC (#1) (F) = 86 Î (Cy) = 0 Î (Cy) = 1 (Cy actual) = 1 Î (F) = 87 (PC) = 9001 Mem. 9001: SBB M (reg. Ind., #1) (A) (A) ((H)(L)) (Cy) (A) (A) (9000) (Cy) (A) 24 3F 1 = E (F)= = (PC) = Mem. 9002: JC (inm., #3) Cy =!? SI Î SALTA (PC) = 9006 Mem. 9006: RAL (#1) (A n+1 ) (A n ) (A 0 ) (Cy anterior) (C y actual) (A 7 ) (A) = E4 = Î (A) = = C9 Cy actual = 1 Î (F) = 97 (PC) = 9007 Mem. 9007: SUB r (reg., #1) 91 = (A) (A) ( r ) C (A) C9 E1 = E (F) = = (PC) = Mem. 9008: 76 A+/7Î STOP (PC) = 9009 FINALMENTE: A E8 96 F B 2D E1 C D E H L PC SP EF 00 ARQUITECTURA DE LAS COMPUTADORAS * PROGRAMAS CON MICROPROCESADOR 8085 PAG. 13
Ciclos de máquina. Otro ejemplo: decremento de un registro par (donde rp = HL, DE, BC, SP) DCX rp
Ciclos de máquina Otro ejemplo: decremento de un registro par (donde rp = HL, DE, BC, SP) DCX rp Acceso a periféricos: función del pin IO/M Este μp cuenta con dos instrucciones específicas para I/O, llamadas
Ensamblador. Introducción. Dpto. Física y Arquitectura de Computadores. Universidad Miguel Hernandez
Dpto. Física y Arquitectura de Computadores Universidad Miguel Hernandez Es el lenguaje de más bajo nivel que admite una máquina. El ensamblador hace que el código binario(máquina sea transparente al usuario)
Análisis general de un Microprocesador
Análisis general de un Microprocesador Arquitectura del chip Repertorio de instrucciones Sistema mínimo Señales de control Función de cada pin del µp Herramientas de desarrollo Performance. ARQUITECTURA
UISRAEL FACULTAD DE ELECTRÓNICA 1. Traducción del manual al español GNUSIM8085. Charles Escobar
UISRAEL FACULTAD DE ELECTRÓNICA 1 Traducción del manual al español GNUSIM8085 2008 Charles Escobar Índice de contenido GNUSim8085... 3 Manual de Referencia Ensamblador GNUSim8085...4 1. Introducción...4
NOTA TÉCNICA. FECHA: 29 de marzo de 2011. Airbag DTC Codes NºPSA.15
NOTA TÉCNICA FECHA: 29 de marzo de 2011 Airbag DTC Codes NºPSA.15 7150 Defecto información velocidad vehículo : No 71AD Defecto presente en el calculador de detección de choque con peatón : No 7362 Defecto
EJERCICIOS con ORDENADOR
EJERCICIOS con ORDENADOR 1 Programación en ensamblador. Microprocesador 8085 El 8085 es un microprocesador de Intel, aunque es muy antiguo lo utilizaremos ya que es más manejable que los actuales. Tiene
Disco de Alberti. Y el disco interno: A B C D E F G H I J K L M N Ñ O P Q R S T U V W X Y Z
Disco de Alberti Se encuentra descrito en un manuscrito del siglo XVI en el cual su creador, Leon Battista Alberti explica su funcionamiento y denota el uso básico de dos alfabetos de la siguiente manera:
Los dos círculos deben quedar unidos al centro y con la posibilidad de girar cada uno de ellos de forma independiente.
MATERIAL NECESARIO PARA LAS SESIONES DE CRIPTOGRAFÍA CLÁSICA SUSTITUCIÓN MONOALFABÉTICA POLIGRÁMICA - 20 de Agosto REGLAS PARA EL ALGORITMO PLAYFAIR Regla Si m1 y m2: Entonces c1 y c2: 1 Se encuentran
W4IKS MANUAL DEL USUARIO
W4IKS MANUAL DEL USUARIO Introducción El controlador 170 es una mini computadora diseñada para controlar señales de transito. El hardware esta compuesto por el procesador, memoria (RAM y EPROM), una interfase
! " # $ %&'$ %&' ()$%*!)*# + $,$+ -. & % ' & /% - 0 0 1'! )&$# *),# $# &. 2 ' &(% % & 1' 3-4 ) &$# *) &,+ &$ # ' # %( & #, %!
!"#$! " # $ %&' ()$%*!)*# + $,$+ -. & % ' & /% - 0 0 %&'$ 1'! )&$# *),# $# &. 2 ' &(% % & $% 1' 3-4 ) &$# *) &,+ &$ # ' # %( & #, (%# $$%&.%$# *+ %! (% ) $$%$ % ) &/%#,5%(% )&/%$*&&6*&&$.'$.-# %!&$# *)7
Intel 8086 modelo básico (primera parte) Registros:
Intel 8086 modelo básico (primera parte) Registros: Uso general: AX, BX, CX, DX, SI, DI, BP. Uso con direccionamento especial: SP, IP. Registros de segmento: CS, SS, DS, ES. Modelo de los registros: 20
$%# ! "#$% &' *& & -& **. *+ #$/0$% % &' &)* (*& &*& ()& +&', . & # *+ &(* & //$ % & 1 &*+ % * & & &* & *2&, +& *3& (* & *& &
!"#! "#$% &' &( )*'*+&,&(*+&& *& & -& **. *+ #$/0$% % &' &)* (*& &*& ()& +&',. *+#$$% '&)*(*&&*& #. & # *+ &(* & * )&(&*&0, %" //$ % & 1 &*+ % * & & &* # % &'&( )*'&)* & *2&, +& *3& (* & *& & -&4 )&(*&&*&
Pregunta correcta= 0,3 Pregunta no contestada= 0 Pregunta incorrecta (tipo test)= -0,15
Pregunta correcta= 0,3 Pregunta no contestada= 0 Pregunta incorrecta (tipo test)= -0,15 Sistemas operativos, arquitectura von Neumann, configuración del PC (3 puntos) 1) Señale la opción correcta: [_]
BILLETES. 50 PESETAS 25 de noviembre. Banco de España. Madrid. Sin serie. Con serie B92a
BILLETES ALFONSO XIII AÑO REF. DESCRIPCIÓN 1889 B81 25 PESETAS 1 de junio. Banco de España. Madrid. Sin serie 1889 B82 50 PESETAS 1 de junio. Banco de España. Madrid. Sin serie 1889 B83 100 PESETAS 1 de
Fig. 1: Tipos de datos que puede manejar el procesador
1. Introducción 2. Registros internos 3. Almacenamiento de datos 4. Modos de direccionamiento 5. Juego de Instrucciones 6. Etiquetas, cometarios y directivas 7. Problemas 1. Introducción El lenguaje ensamblador
Denominación: Relé Universal Descripción del protocolo Modbus: N EA: 1451 Sustitución de: 12280-1608-00 Hoja: 1 de 10
N EA: 1451 Sustitución de: 12280-1608-00 Hoja: 1 de 10 MODBUS TCP/IP Puerto TCP: 502 Cantidad máx. de conexiones TCP (max. TCP connections): 5 MODBUS RTU Esquema de conexiones RS 485 Nombre de conexión
Ingeniería Técnica en Informática de Sistema E.T.S.I. Informática Universidad de Sevilla
Fundamentos de Computadores Representación Binaria Ingeniería Técnica en Informática de Sistema E.T.S.I. Informática Universidad de Sevilla Versión 1.0 (Septiembre 2004) Copyright 2004 Departamento de
UNIDAD No. 2 CAD para WLAN, Administración y Seguridad en Redes de Datos
UNIDAD No. 2 CAD para WLAN, Administración y Seguridad en Redes de Datos ) 9; # 2 G9 #2 B;2 # 2 #2?8:2 - A =B# 2## # #B22 A82 2>H#22 >;9
Una máquina automática de cómputos de propósito general debe contener los siguientes componentes básicos:
CAPITULO 3 3.1 SISTEMAS DIGITALES DE PROGRAMA ALMACENADO 3.1.1 Estructura de Von-Newmann Una máquina automática de cómputos de propósito general debe contener los siguientes componentes básicos: 1) Unidad
! " #! $% &' &(% &' * ' +, '
! " #! $% &' &(% &' ) " " * ' +, ' '-'# . /!"# " $ %!"# ) 0 1 0 1 2 / % -. 0 3$ 4 ) 4 1 ) 5). 6. ( 1 ) 1 ) ) 57 1 3 % 1 %8 ( ) 0 0 0 1 0 ) ) ( % 0 1 9 1 ) 0$ 4 :$%). ( 1 1 % ( 0$ 4 1 ( ).) :. -. 1 1 %
E C D AC CA E A E A C A E
A BCD E FE A CE E E C D AC CA E A E A C A E A BCA AC A DE B EF FE E A A D FDC BACAEFA E D AE B E EFA F A A AE DA F A EDE A A F D A A F F AEFA BACAEFA E D FC EA D A CA F DC EFA BC BCA AE DE EFACA EFA A
Práctica 1. Introducción a la programación en ensamblador
Práctica 1 Introducción a la programación en ensamblador 1. Generalidades 2. Introducción 3. Cuestiones 1. Generalidades El desarrollo de las prácticas consistirá en una breve introducción del tema por
Microprocesadores de la línea Intel
Microprocesadores de la linea Intel Microprocesadores de la línea Intel por Darío Alejandro Alpern El microprocesador 4004... 1 El microprocesador 8008... 7 El microprocesador 8080... 10 El microprocesador
Instrucciones de Control de Flujo y Usos de la Pila
1 Instrucciones de Control de Flujo y Usos de la Pila Objetivos Generales Facultad: Estudios Tecnologicos. Escuela: Electrónica Asignatura: Microprocesadores Analizar la forma en que se ejecutan algunas
PLAN GENERAL DE ORDENACIÓN URBANA DE VALLE DE TRAPAGA TRAPAGARAN NOTAS DESCRIPTIVO-NORMATIVAS DE LA PRODUCCIÓN Y EXTRACCIÓN DE RECURSOS NATURALES
PLAN GENERAL DE ORDENACIÓN URBANA DE VALLE DE TRAPAGA TRAPAGARAN INDICE DEL ANEXO II. CLASIFICACIÓN DE USOS DEL SUELO SECCIÓN A. NOTAS DESCRIPTIVO-NORMATIVAS DE LA PRODUCCIÓN Y EXTRACCIÓN DE RECURSOS NATURALES
MODULO II: ARQUITECTURA DEL PROCESADOR
MODULO II: ARQUITECTURA L PROCESAR Tema 2: Formato de instrucciones y modos de direccionamiento Objetivos: Entender la arquitectura del repertorio de instrucciones (ISA) de un computador, los formatos
Códigos HTML - Caracteres y símbolos
Códigos HTML - Caracteres y símbolos Tabla de ASCII estándar, nombres de entidades HTML, ISO 10646, ISO 8879, ISO 8859-1 alfabeto romano numero 1 Soporte para browsers: todos los browsers 32 33 34 35 36
NOTAS DESCRIPTIVO-NORMATIVAS DE LA PRODUCCIÓN Y EXTRACCIÓN DE RECURSOS NATURALES A. PRODUCCIÓN Y EXTRACCIÓN DE RECURSOS NATURALES RENOVABLES
PLAN GENERAL DE ORDENACIÓN URBANA DE MUNDAKA INDICE DEL ANEXO II. CLASIFICACIÓN DE USOS DEL SUELO SECCIÓN A. NOTAS DESCRIPTIVO-NORMATIVAS DE LA PRODUCCIÓN Y EXTRACCIÓN DE RECURSOS NATURALES A. PRODUCCIÓN
Funcionamiento de la Pila (o stack)
Funcionamiento de la Pila (o stack) Todo μp cuenta con una memoria de almacenamiento temporal denominada Pila Es una estructura de datos de tipo secuencial (LIFO) Existen dos operaciones básicas posibles:
&'( ')&* * ** +&*&,)-*+&). & * &.( )*&/& */ - &.*&)0 ))( 1&*20 - ( 3+)).-)* --.*.2.+* - )*). & &) *)/&*.+.2 *-' 4
!""# $ % &'( ')&* * ** +&*&,)-*+&). & * &.( )*&/& */ - &.*&)0 ))( 1&*20 - ( 3+)).-)* --.*.2.+* - )*). & &) *)/&*.+.2 *-' 4!""# !. 56- )* 7)-5 &&( 5 *&)0 ))( 1&*20 - *),+) &. 6+ 8( )&9 :::::::::::::::::::
Práctica 4 - Arquitectura CPU
Práctica 4 - Arquitectura CPU Organización del Computador 1 1er. Cuatrimestre 2006 Programación en Assembler Ejercicio 1 Dados los siguientes valores de la memoria y del registro R0 de la arquitectura
! "!!! $%&! )* +!, -. /! +!!!! 0 1)* +, !! 6! +! ')!,
" " # $%& & '(( )* +, -. / + 0 1')2+,(), 1)* +, 1 /3 43 5 3 %& 6 + '), # % 5'&7 13% 1& " 8 & 3 53 7 53 4 &77. &0 9 & % 03 0 (& : ; 77 #53% 73 & 9 7 )6 2< &2 /+3, 37 7 &3 (& $ (< " 8 / = ' > & = # #?&/
2? 4 *** "&*(#6,),# 2? -(.( * #" *)()" (" *," 4/!# " ( #
!" #$#"%"& () *() +,)-.(*##(*"/!# " ' )0*#**,1) 2 (,**0())3"!%)3"&(#!%)3"4 1- "!%)3"4#"5#3)()!%)3"4#","*#6,),# '!%)3"*&).(*#"6,40()"! 2 7 "#&#)3"*#,"4/!# " 2 )0(.(*#","*4"(!# 4 #," 4/!# " (8#*# "-)*,"4/!#
PRÁCTICA 1: OBTENCIÓN DE CERTIFICADOS DIGITALES
Luis Mengual PRÁCTICA 1: OBTENCIÓN DE CERTIFICADOS DIGITALES INCORPORACIÓN DE SERVICIOS DE SEGURIDAD EN CORREO ELECTRÓNICO S/MIME - 1 - Luis Mengual 1. Objetivos Generales Estudio del proceso completo
Relación de Problemas I
Relación de Problemas I 352) $1'5e6 52/'È1 $5$1'$ 1. Realizar el cálculo del tiempo que transcurre durante la ejecución del bloque de instrucciones sombreado, en función del contenido de los registros
AB C D D EBF FB A EB AB AD F C A EB C C F A AB C C BE B A EB C E D BF C AB C F AB C FB FBAB B F D F C AB F C B C F F A AB FB B F C FB C F B BC B F B
A ABCDDEBFFBAEBAB ADFCAEBCCFAABCCBE BAEBCEDBFCABCFABCFB FBABBFDFCABF CBCFFAABFBBFCFBCFBBCB FB CCBCCFAABCCBEFEBFB BFECBABFAAABBCDEBBFFACBCF AAB CFCFBFABFFBCFBCBBF FAABCCBE BCDEF CBFFFBAABBABABFFB FCFFAABCCBE
Arquitectura intel 8086. Preámbulo de OSO para alumnos formados en el procesador MIPS. Asignatura Sistemas Operativos Murcia abril de 2005
Arquitectura intel 8086 Preámbulo de OSO para alumnos formados en el procesador MIPS Asignatura Sistemas Operativos Murcia abril de 2005 página 1. Introducción 2 2.- Direccionamiento y Registros de Segmento
INDICE !" #...2 $%#& ' #&(...6 $! ) *&...6 $$+...9 $, -*+-.10 $. */...11 $0...11 $1...12 $2 3...12,!4" #&!"&''5!...14.!'&"6'7# 6(#"#&( "8 #&"...
INDICE!" #...2 $%#& ' #&(...6 $! ) *&...6 $$+...9 $, -*+-.10 $. */...11 $0...11 $1...12 $2 3...12,!4" #&!"&''5!...14.!'&"6'7# 6(#"#&( "8 #&"...15 0(!"#'8!'&'(! # 6'7#6(#"#&( %(6'7# (8 #...24 0"9 : ;...25
MEMORIA EJERCICIO 1 EJERCICIO 2
MEMORIA EJERCICIO 1 Determinar el mapa de memoria de un procesador con 16 señales de bus de direcciones, una señal de asentimiento de bus de direcciones AS, una señal de lectura R, otra de escritura W
""! "!#!$ %! #& "!"+"$# '3'*!+!"+!$!#"$1$#$"5+" 9'('(*$#!"+"$#!.$ 6+$+$ 9'('1+"!!""+"-!!"+"$# ='(! ='('(,#$-!!""!#$$$$"! ='('#!
! "!#!$ %! #& ""! "!#!$ %! #& (*!+!"$$#",#$-!! '(,#$-!!"$$#"++#$ '('($.!.!/!$-!+-"" '('#""0!!+-" '-$1$2#""!#!"++#$ '3*!+!"+!$!#"$$41$#$"5+" "!"+"$# '3'(*!+! " +!$!#"$$#$"5 +" "!"+"$# '3'*!+!"+!$!#"$1$#$"5+"
6.2. Integración de las interpretaciones en las entrevistas.
Reforma, cambio e innovación en el Sistema Educativo venezolano: (1995-2000)... 298 6.2. Integración de las interpretaciones en las entrevistas. A continuación describiremos las interpretaciones de acuerdo
15:00 a 16:00 1137 (D110-B) 1836 (D114-L-Lab Log 16:00 a 17:00 11371 (D110-B)
Nivel: 1 Grupo: IND A (CAJICÁ) 14:00 a 15:00 1137 (D110-B) 1836 (A101-C) 15:00 a 16:00 1137 (D110-B) 1836 (D114-L-Lab Log 16:00 a 17:00 11371 (D110-B) 1137 EXPRESION GRAFICA 24 1836 INTRODUCCION A LA INGENIERIA
Guía Rápida Instalación TBK-SER1001
Guía Rápida Instalación TBK-SER1001 Este manual le va a guiar en los ajustes iniciales de instalación y configuración del equipo. 1. Conexión de cableado al dispositivo IP Conectar cada cable al codificador
Tema 4. Lenguaje máquina y lenguaje ensamblador
Enunciados de problemas Tema 4. Lenguaje máquina y lenguaje ensamblador Estructura de Computadores I. T. Informática de Gestión / Sistemas Curso 2008-2009 Tema 4: Hoja: 2 / 28 Tema 4: Hoja: 3 / 28 Base
Conceptos de Arquitectura de Computadoras Curso 2015
PRACTICA 1 Assembly, Instrucciones, Programas, Subrutinas y Simulador MSX88 Objetivos: que el alumno Domine las instrucciones básicas del lenguaje assembly del MSX88. Utilice los diferentes modos de direccionamiento.
La información en este documento se basa en el Cisco Catalyst 3850 Series Switch que funciona con la versión o posterior.
Contenido Introducción prerrequisitos Requisitos Componentes Utilizados Restricciones Configurar Ejemplo de configuración Confirme que el estatus es activo Vea la captura Verificación Troubleshooting Tráfico
REPERTORIO DE INSTRUCCIONES DEL MICROPROCESADOR 8086
REPERTORIO DE INSTRUCCIONES DEL MICROPROCESADOR 8086 INSTRUCCIONES DE TRANSFERENCIA: NINGUNA INSTRUCCIÓN DE TRANSFERENCIA AFECTA AL REGISTRO DE ESTADO (SALVO LAS EXPLÍCITAS CON EL REGISTRO DE ESTADO) A)
Motores de aluminio de aplicación general Tamaños 56-100
3 Motor Nº. V CL. EFF 1 IP Hz r/min kw A IEC 34-1 Cos. kg EFF 1 3 Motor CL. IP IEC 34-1 Nº. V Hz r/min kw A Cos. EFF 1 3 Motor CL. IP IEC 34-1 Nº. V Hz r/min kw A Cos. kg kg Motores de aluminio de aplicación
Problemario: Memoria / Entrada Salida / Buses / Interrupciones
Universidad simón Bolívar Departamento de Electrónica y Circuitos / Sección de Sistemas Digitales EC2721 Arquitectura del Computador I Problemario: Memoria / Entrada Salida / Buses / Interrupciones PARTE
UNIVERSIDAD ANDINA DEL CUSCO CATÁLOGO DE ASIGNATURAS ESTUDIOS DE FORMACIÓN GENERAL
Sede : CUSCO Semestre : 2016-2 PLAN DE ESTUDIOS DE FORMACION GENERAL 2016 Curso Sec. Ciclo Nombre Lun Mar Mie Jue Vie Sab Aula ANS006 1A 1 ANTROPOLOGIA: HOMBRE, CULTURA Y SOCIEDAD 11-13 11-13 AULA AG-701
CARACTERIZACIÓN DEL SOFTWARE DE COMPUTADORES Y PERIFÉRICOS
CARACTRIZACIÓN L SOFTWAR COMPUTAORS Y PRIFÉRICOS CASO - FC - Revisión : Página de 8 Fecha de misión : 25/6/8 RSPONSABL: ING. ROGL MIGUZ Copia No Controlada, Impresa el día 25/6/8! CARACTRIZACIÓN L SOFTWAR
Motores de hierro fundido de aplicación general Tamaños 71-132
Motores de hierro fundido de aplicación general Tamaños 71-132 Motor con patas; IM B3 (IM 100, IM B6 (IM 101, IM B7 (IM 106, IM B8 (IM 107, IM V5 (IM 101, IM V6 (IM 103 Motor trifásico, motor con patas,
Resumen de las instrucciones del 8086/8088
Resumen de las instrucciones del 8086/8088 En este capítulo se hace un resumen de las instrucciones del 8086/8088. Estas instrucciones se encuentran explicadas más detalladamente en otro capítulo. Se puede
FICHA DE TRABAJO Nº 17
Nombre FICHA DE TRABAJO Nº 17 Nº orden Bimestre IV 3ºgrado - sección A B C D Ciclo III Fecha: - 11-12 Área Matemática Tema TRIÁNGULOS I: Propiedades Básicas TRIÁNGULO Es la figura que se forma al unir
DECLARACION DE PRÁCTICAS DE CERTIFICACION (CPS)
DECLARACION DE PRÁCTICAS DE CERTIFICACION (CPS) Versión 1.4 Fecha: 01/02/2011 Índice 1 INTRODUCCION... 4 1.1. PRESENTACIÓN... 4 1.2. NOMBRE DEL DOCUMENTO E IDENTIFICACIÓN... 5 1.3. PARTICIPANTES CON LA
1.1 Objetivos del sistema de información... 4 1.1.1 Objetivos Generales... 4 1.1.2 Características Deseables... 5
PLIEGO DE PRESCRIPCIONES TÉCNICAS QUE HAN DE REGIR LA CONTRATACIÓN PARA EL SUMINISTRO DE UNA APLICACIÓN WEB PARA TRAMITAR LA CONTRATACIÓN DE LA DIPUTACIÓN DE TARRAGONA Y SUS ORGANISMOS AUTÓNOMOS Y LOS
2 $ "! "! " # $ % & ' ( " ) " " ( ( " $ * & ' ( " ) " + *, " $ $ - ( " &
!"!"# 2 $ "!"!"# $ % &'(") ""(("$* &'(") "+*,"$$ -( " & 3./"", "0. "-( 1 ( 2 3/3 4 5.. 6 * 5 0"3 +"*03-(" 4 -( * 4,"".. 6 7))8!"#% 5 4 -( 2..9:;(99 ?+(>@.#%7A". %7 ".( $%%... %" -=
Pizarrón Electrónico con ConferenceXP, Módulo 1: Interface del Pizarrón Electrónico
RT CPSI-UTN # 2005-1: Pizarrón Electrónico con Conference XP, Módulo 1: Interface del Pizarrón Electrónico 23 Pizarrón Electrónico con ConferenceXP, Módulo 1: Interface del Pizarrón Electrónico Julián
! "#"" $%"&%!#$ % ''(%))* +,)-., &/) * ) 0 &/)! * $) % #$ 1' &/)! * ) 2 3 % "/ (,445
! "#"" $%"&%!#$ % ''(%* +,-., &/ * 0 &/! * $ % #$ 1' &/! * 2 3 % "/ (,445 66 % 6 666 1, 6, * $ &, 6+ " $ / + 65 $$ /, 5 656, 7, 8. 65, 1. 65+ " - 655 $9-65. - 65- " - 65: : 65; & & : 65< ",$/=> ; 6564
GUITAR CHORD CHARTS/ACORDES DE GUITARRA
GUITAR CHORD CHARTS/ACORDES DE GUITARRA The following symbols are used in the guitar diagrams: Barre String not to be played Open String to be played Augmented chord Diminished chord Half diminished chord
UNIVERSITAT ROVIRA I VIRGILI LA EDUCACIÓN PARA LA SALUD EN LOS CICLOS MEDIO Y SUPERIOR DE EDUCACIÓN PRIMARIA EN LA COMARCA DEL BAIX CAMP Pilar Moreno
"$%&' "$&&%() "$%&' "$ * %()' " + $ '', "$%&' "-$-( -&' "&$&/" ' "0'1, 23,&- 4-& '0%-(*&+&$",&- 4-& '0%-(*&&+&$",&- 4-& '0%-(*&(+&$""& '(&' %&0(%%() 1, 5 /6 -(*&,, &- ('&,1 -$- 7( -&'&")7(%8&$( -%(& '('9%-(%
Instrucción De Salto Incondicional
INSTRUCCIONES DE CONTROL DE FLUJO Los programas que se han desarrollado hasta ahora se ejecutan en forma secuencial, esto es, el programa inicia su ejecución con la primera instrucción y continúa de arriba
3 - Arquitectura interna de un up
cei@upm.es 3 - Arquitectura interna un up Componentes básicos Lenguaje ensamblador y código máquina Ciclo básico ejecución una instrucción Algunos ejemplos Universidad Politécnica Madrid Componentes básicos
Ejemplo del uso de las subrutinas
Ejemplo del uso de las subrutinas Enunciado del problema: Diseñar un contador BCD que cuente de 0 a 59 para simular un timer de 60 segundos y que el conteo de dos dígitos BCD, sea desplegado en los displays
SISTEMAS NUMERICOS. Ing. Rudy Alberto Bravo
SISTEMAS NUMERICOS SISTEMAS NUMERICOS Si bien el sistema de numeración binario es el más importante de los sistemas digitales, hay otros que también lo son. El sistema decimal es importante porque se usa
Intel 8086. Arquitectura. Programación en Ensamblador Ing. Marcelo Tosini - 2001
Intel 8086 Arquitectura Características generales Procesador de 16 bits Bus de direcciones de 20 bits : 1 Mbyte Bus de datos interno de 16 bits Bus de datos externo de 16 bits en el 8086 8 bits en el 8088
Asignatura: ASSEMBLER INF-153 LABORATORIO 1
UNIVERSIDAD MAYOR DE SÁN ANDRES FACULTAD DE CIENCIAS PURAS Y NATURALES CARRERA DE INFORMÁTICA Asignatura: ASSEMBLER INF-153 LABORATORIO 1 Catedrático: Ms.C. Carlos Mullisaca Choque 12 de agosto de 2009
DESCRIPCIÓN DEL ARMARIO DE CONTROL DEL ROBOT FANUC
DESCRIPCIÓN DEL ARMARIO DE CONTROL DEL ROBOT FANUC! "# $%$%$& '( %)(* +, -! " %*( - -!./ %. 01! 2 ( INDICE: 1. INTRODUCCIÓN... 1.1. Partes del Armario de Control 1.2. Arquitectura del Controlador 1.3.
! "#$#% 19,63 ! "#$#%&%' 19,63 ! "#$#%'($)"*+)* 19,63 ! "#$#%"'**%%#, 19,63 ! "#$#%$)%.%)$+)* 19,63 ! "#$#%0#1#*' 19,63 !
"#$#% 9, "#$#%&%' 9, "#$#%'($)"*+)* 9, "#$#%"'**%%#, 9, / "#$#%$)%.%)$+)* 9, "#$#%##*' 9, "#$#%",'* 9,98 "#$#%&#()* 9, "#$#%2#+*#'* 22,4 5 "#$#%(4 9,94 "#$#%$%'"$)* 2, "#$#%'%'$*#$#, 2, "#$#%%&#, 2, "#$#%(+)*
!"#$%&', ()*%+,!,-.%,' */0 12'&340*%3/5 6/$*+4$*+.%&/5 3+%!7%22/8 */0 &*%9 :%4;$4)9 <=-&4%9 (>+?3/&%/7/)'&' @2//32+*)+)
!!"#$!$% &'!()!&'(% *+,)% -,)./,0 9 1.(-!'&.0$'(% *.'2!!"#$%&', ()*%+,!,-.%,' */0 12'&340*%3/5 6/$*+4$*+.%&/5 3+%!7%22/8 */0 &*%9 :%4;$4)9 +?3/&%/7/)'&' @2//32+*)+) @='9 (AB) CD$/$/9 CD&*/?./5E'9
TEMA 4. ARQUITECTURA IA-64
TEMA 4. ARQUITECTURA IA-64 Stalling, W.Computer Organization and Architecture cap. 15 Intel IA-64 Architecture Software Developer s Manual Generalidades IA-64 Desarrollo conjunto Intel-HP Nueva arquitectura
" #$!$! % &' ' & ()*+
! #$!$! % &' ' & ()*+ #$!$! % &' '! # $ %& ' () ) *,- ()*+ +#, %- (./ 0! 1 $ 234564752 &. %& ' () ) * 8 9: %& 8 9 : %& * ; ( 8 ( 9 : 3 / 1 % 1 % ), 1 ) ( ; ) %! %! 1 ) ' * % % - % < % * = %, ) 1 % ) %
Estática. Análisis Estructural
Estática 6 Análisis Estructural Objetivos Determinar las fuerzas en los miembros de una estructura usando el método de uniones y secciones. Analizar las fuerzas que actúan en los miembros de armazones
Programas de ordenador (software)
Programas de ordenador (software) Jorge Juan Chico , Julián Viejo Cortés 2011, 2014, 2015 Departamento de Tecnología Electrónica Universidad de Sevilla Usted es libre
ENCUESTA DE ACTIVIDAD ECONÓMICA EN ZONA FRANCA
LOGOZZFF EAE ENCUESTA DE ACTIVIDAD ECONÓMICA EN ZONA FRANCA Río Negro 1520 - Piso 3 - C.P. 11100 Teléfonos: 902 73 03 int 1302, 1306, 1314, 1320 y 1321 Faxs: 903 26 17-903 26 18-903 28 82-902 07 05 Correo
3. 5. 23. Datos utilizados para elaborar el presupuesto maestro. Tabla 2 Porcentajes de participación en el mercado de los productos a fabricar.
3. 5. 23. Datos utilizados para elaborar el presupuesto maestro. Una empresa industrial realizó un estudio de mercado para instalarse en la región. De acuerdo con el análisis efectuado se pretende desplazar
7.- La conversión correcta a base seis del número (3BA.25) 14 es: a) b) c) d)
Ejercicios capítulo 1. Profesor Guillermo Sandoval Benítez Ejercicios 1.- Liste en orden ascendente los primeros diez dígitos de los sistemas numéricos de base tres, cuatro y cinco. 2.- Realizar las siguientes
Presentación resultados Enero - Septiembre 2010
Presentación resultados Enero - Septiembre 2010 Presentación resultados Enero - Diciembre 2010! #! " $ % $ &'()*+, &-'.()'(&(-'/+&-*(0/('1&/(/20/1*-3, /(0*(*4&2'1*&31'0&1&56/(-*(2/-3/(-'&6/2232-/70'89/1/7*0/(-'&9/2
Tema 4. Lenguaje máquina y lenguaje ensamblador
Tema 4. Lenguaje máquina y lenguaje ensamblador Estructura de Computadores I. T. Informática de Gestión / Sistemas Curso 2008-2009 Transparencia: 2 / 47 Índice Introducción Juego de instrucciones Estructura
ESCUELA INTERNACIONAL DE IDIOMAS Avenida Pedro de Heredia, Calle 49a #31-45, barrio el Libano 6600671
Página: Pág: 1 HORARIOS DE CLASES IDIOMAS Jornada: M Sem:01 Curso:01 A.1.1 AA A.1.1 AA A.1.1 AA 11:00AM-12:00PM VIONIS VIONIS Jornada: M Sem:01 Curso:02 A.1.1 AB A.1.1 AB A.1.1 AB VIONIS VIONIS Jornada:
Departamento de Electrónica Electrónica Digital. Mapas de memoria. Bioingeniería Facultad de Ingeniería - UNER
Departamento de Electrónica Electrónica Digital Mapas de memoria Bioingeniería Facultad de Ingeniería - UNER 3/5/23 Electrónica DigitalElectrónica Digital Direccionamiento de las memorias 3/5/23 Electrónica
Programación de Sistemas. Unidad 1. Programación de Sistemas y Arquitectura de una Computadora
Programación de Sistemas Unidad 1. Programación de Sistemas y Arquitectura de una Computadora Programación de Sistemas Arquitectura de una Computadora Componentes de un Sistema de Cómputo Un sistema está
Problemas de planificación y secuenciación determinística: modelización y técnicas de resolución
Curso 1995/96 CIENCIAS Y TECNOLOGÍAS DAVID ALCAIDE LÓPEZ DE PABLO Problemas de planificación y secuenciación determinística modelización y técnicas de resolución Director JOAQUÍN SICILIA RODRÍGUEZ SOPORTES
III.Otrasdisposicionesyactos
Página5038/Núm.34 BOLETÍNOFICIALDELARIOJA Viernes,13demarzode2015 III.Otrasdisposicionesyactos CONSEJERÍADEEDUCACIÓN,CULTURAYTURISMO Resoluciónde5demarzode2015,delaDirecciónGeneraldeEducación,porlaqueseconvocala
Concurso Nacional de Ayudas a la Investigación Educativa 1997, convocado por Orden de 23-septiembre-1997 (BOE del 10-X-97)
Concurso Nacional de Ayudas a la Investigación Educativa 1997, convocado por Orden de 23-septiembre-1997 (BOE del 10-X-97) !!"#$%&!!" '( )*( * + #$!%" "# &' ) (!,- + (!($)!./'0/#1'203+ *(#./0/.45/65 40'7115/8#
Baremo sancionador MINISTERIO DE FOMENTO SUBSECRETARÍA
MINISTERIO DE FOMENTO SUBSECRETARÍA DIRECCIÓN ENERA DE TRANSPORTES POR CARRETERA INSPECCIÓN ENERA DE TRANSPORTE TERRESTRE Baremo sancionador Aplicable a infracciones en materia de Transporte por Carretera
Tema 4: Lenguaje máquina - Lenguaje ensamblador
Tema 4: Lenguaje máquina - Lenguaje ensamblador S Introducción S Modos de direccionamiento: S Juego de instrucciones: S Direccionamiento inmediato S Instrucciones de transferencia S Direccionamiento directo
Guía del usuario de Report Portal. Versión 6.0 SP1
Guía del usuario de Report Portal Versión 6.0 SP1 2013 Pitney Bowes Software Inc. Todos los derechos reservados. Este documento puede incluir información confidencial y exclusiva de propiedad de Pitney
!" #! $ "!" "!% & "!"%"'" ( "!"!!"!!""%) *! "! + ",-"-.&! "! / )!" %" ")!" $ "!1! " 0/!!&!& "!"!-! (!))!
!" #! $ "!" "!% & "!"%"'" ( "!"!!"!!""%) *! "! + ",-"-.&! "! / )!" %" ")!"!" 0%"")/! % $ "!1! " 0/!!&!& (!%!/)!%"! %""! $ %""!&) "!"!-! $!%"!)""! (!))! *!)" +!' 2!!,"/0! " 3 %!/!%! 4!!%/% )!% 5!!/ 6! "!
Curso SIMATIC S7 Nivel II
Curso SIMATIC S7 Nivel II Direccionamiento indirecto Abril 2003 Dir_indirecto.ppt 1 Direccionamiento directo (I) E 0.0 Zona de memoria: E -> Entrada A -> Salida T -> Temporizador M -> Marca DB -> Módulo
El microprocesador de 8 bits Z80
INTRODUCCIÓN El microprocesador de 8 bits Z80 El Z80 es un microprocesador de la empresa Zilog Inc., que surgió de personas que desarrollaron el 8080 en INTEL, por lo que mantiene cierta compatibilidad
Anillos Especiales. 8.1 Conceptos Básicos. Capítulo
Capítulo 8 Anillos Especiales 8.1 Conceptos Básicos En este capítulo nos dedicaremos al estudio de algunos anillos especiales que poseen ciertas condiciones adicionales, aparte de las propias de la definición,
VL1. ... con 1 cámara. ... con guías integradas S5. ... con guías integradas
Cilindro sin vástago original UNIVER, la gama más versátil para resolver problemas de automatización y posicionamiento... con 1 cámara Perfil extrusionado de aluminio mm. Carrera hasta 6 m. Diversas posibilidades
Nibble Sirve para representar números hexadecimales. ( 0-9 A F) Sirve para representar números BCD (0...9)
Formatos Binarios (80x86 ) 8 bits x 7 x 6 x 5 x 4 x 3 x 2 x 1 x 0 2 7 2 6 2 5 2 4 2 3 2 2 2 1 2 0 Alta orden ó más significativo significativo baja orden ó menos 16 bits x 15 x 14 x 13 x 12 x 11 x 10 x
! "# $ %! # & $!! "# ' ( ) *+, $ ' - $. /001
# $%#&$ # ' ()*+,$ ' - $. /001 # $ # % $ $ & ' % $ & ( ( ) *)+ **,*), ) + $ ' -.'(-+ $ * ) & /,- + 0 ) -.'(- 1( 2 34++15$ $ 2 0, 66 / -.'(- 6 (1 234++15$6 6 7 8 6 6 3 9 :, :*, : *;-90.,,*
Organización del Computador I 1er. Parcial 17-Mayo-2005. Turno:
Nota: En el parcial se puede tener la cartilla de Assembler y la de seguimiento (formatos de instrucción) pero no se pueden compartir. Para aprobar el parcial, son necesarios 6(seis) puntos. Para promocionar,
REGLAMENTO DE INVENTARIO MUNICIPAL
REGLAMENTO DE INVENTARIO MUNICIPAL ARTÍCULO 1º: La Unidad de Inventarios tendrá como función específica registrar cronológicamente las adquisiciones, asignaciones en las distintas oficinas, cambios y modificaciones